Samenvatting proefschrift Koray

Vanaf de beginjaren van de ‘integrated circuit’ (IC) -technologie, is de complexiteit van IC devices continu vergroot, zoals voorspeld door de beroemde wet van Moore. In plaats van een natuurkundige wet is dit een zelfontwikkelende profetie, welke later de basis vormde van de routekaart voor technologische ontwikkeling. Vanaf 2006 worden de meeste ‘central processing units’ (cpu) geproduceerd op een 90 nm-schaal (de grootte van een transistor in een IC), terwijl recent zelfs 65 nm-devices zijn geïntroduceerd. Om het effect van schaalverkleining te benadrukken, bedenk dan dat nog geen decennium geleden de device afmetingen in de ordegrootte van 500 nm waren. De dikte van het ‘gate’-dielectricum, typisch 1/25^e van de gate-lengte, is dienovereenkomstig verkleind om een goede ‘channel’-controle te verkrijgen, welke gedefinieerd kan worden in termen van de gate-capaciteit. De dikte van ‘state of the art’ dielectrica (zoals SiO₂ en SiON) is kleiner dan de tunnelling-limiet en voldoet niet aan de gate lek-vereisten, zoals gedefinieerd in de ‘International Technology Roadmap for Semiconductors’ (ITRS). Hoge-k gate-dielectrica worden geïntroduceerd om het gate lek-probleem te overwinnen. Volgens de theorie van een parallelle plaat-capaciteit, kan eenzelfde gate-capaciteit worden bereikt met behulp van een dikker dielectricum met een grotere dielectrische constante dan SiO₂ en SiON. Een fysisch dikker gate-dielectricum helpt het gate lek-probleem te overwinnen. Een aantal materialen is voorgesteld als hoge-k gate-dielectricum op silicium. Echter, een produceerbare oplossing welke voldoet aan de nabije verwachtingen is nog niet gevonden.

Een bruikbaar hoge-k dielectricum moet een hoge permittiviteit, een grote barriere hoogte (~ 4-5 eV), een thermodynamische stabiliteit op silicium, een hoge interface kwaliteit, gate electrode compatibiliteit, betrouwbaarheid en processing compatibiliteit hebben. In de zoektocht naar een nieuw materiaal met deze eigenschappen is gepulste laser depositie (PLD) een van de meest krachtige technieken. Het heeft een aantal voordelen, zoals onafhankelijke controle over de proces-parameters, precieze laag-controle op atomaire schaal, de mogelijkheid om meerdere target materialen te gebruiken voor multilaag-deposities, en een hoge proces snelheid. Deze voordelen maken PLD een aantrekkelijke techniek voor materiaalkundig onderzoek, vergeleken bij andere depositie-methodes. In dit werk wordt PLD gebruikt voor de depositie van zowel afzonderlijke, alswel gelamineerde lagen van CeO₂ en HfO₂. Verschillende proces-condities zijn onderzocht, van oxiderende tot reducerende depositie-omgeving en in-situ post-depositie annealing.

De pre-depositie behandelingen, i.e. verwijderen van native oxides en thermische behandelingen, en depositie-condities worden behandeld in Hoofdstuk 2. Het blijkt dat pre-depositie annealing van waterstof gepassiveerde silicium substraten de film-kwaliteit verbetert, maar ook de aanwezigheid van waterstof in de film beïnvloedt, zoals aangetoond met ‘secondary ion mass spectrosopy’ (SIMS). Naast de substraat behandeling, is speciale aandacht geschonken aan het gebruik van een reducerende omgeving gevolgd door een in-situ post-depositie anneal (PDA) onder hoge zuurstofdruk. Aangetoond wordt dat de kristallijne oriëntatie van de CeO₂ films afhangt van de omgevings-condities: (111) oriëntatie ontstaat bij reducerende condities, terwijl films gegroeid in zuurstof willekeurig georiënteerd waren.

In Hoofdstuk 3 worden de eigenschappen van de CeO₂ en HfO₂ binaire oxides besproken. Een dikte-serie van films van 4 tot 16 nm zijn gedeponeerd bij 420 and 520 ^oC gevolgd door een in-situ PDA met een afkoelsnelheid van 5 ^oC/min. Analyse toonde aan dat de kristalliniteit laagdikte afhankelijk is. Bij een groeiende laagdikte, evolueert de laag in een polykristallijne structuur met een geprefereerde oriëntatie. Deze polykristallijne structuur beïnvloedt de elektrische eigenschappen sterk, in het bijzonder een verhoging van de lekstroom. Van de binaire oxides wordt de sterkste lekstroom-reductie bereikt in op 420 ^oC gegroeide CeO₂ films welke 2 ordegroottes lager is dan SiO₂ referentie-data. Echter, op 520 ^oC gedeponeerde HfO₂ films van 4 nm dik lieten de laagste ‘equivalent oxide thickness’ (EOT) zien van 0.95 nm. De ‘fixed charge density’(Q_f) van de CeO₂ films, ordegrootte 5x10¹¹ cm^-2, blijkt 2 ordegroottes lager te liggen dan die van HfO₂ films. De onrealistisch hoge k-waarde van de CeO₂ films, verkregen uit de EOT-fysieke dikte (EOT-t_ph) plots, wordt toegeschreven aan de dikte-afhankelijkheid van de kristalliniteit van de films. Verhoogde kristalliniteit in dikkere films resulteert in lagere EOT waardes en derhalve verlaagt de helling van de lineaire fit van de plot.

Het onderzoeken van de eigenschappen van gelamineerde structuren van CeO₂ en HfO₂, ‘nanolaminates’ genoemd, was het hoofddoel van dit werk. De basis van het lamineren, i.e. de laag-volgorde en de individuele laagdiktes, worden uiteengezet in het eerste deel van Hoofdstuk 4. Het effect van de depositie-omgeving, depositie-temperatuur, afkoelsnelheid tijdens in-situ PDA, en de oxidatie-tijd tijdens PDA worden besproken. Het blijkt dat het Si-HfO₂ interface de kristalliniteit van de films bevordert vergeleken met het Si-CeO₂ interface. Vergelijking van een binaire CeO₂ film met gelamineerde structuur met het Si-CeO₂ interface toont aan dat laminering de vorming van een kristallijne fase afzwakt. De kristallijne fase gevormd in het CeO₂/HfO₂ laminaat is waarschijnlijk CeHfO₄, volgens de fast Fourier transformatie (FFT) analyses op de transmissie elektronen microscoop (TEM) opnames van de films. Echter, het dient opgemerkt te worden dat deze structuur bijna identiek is aan (111) CeO₂ en HfO₂. De individuele laagdikte van de laminaten blijkt de capaciteit-voltage (C-V) hysterese van de films te beïnvloeden: Bij een groeiende individuele laagdikte vegroot de C-V hysterese tot 2 V. Dit gedrag is gecorreleerd aan de vormig van een kristallijne fase in het geval van vergrote individuele filmdikte. Onderzoek naar het effect van depositie-temperatuur en verschillende in-situ PDA condities toonde ook aan dat de laag-eigenschappen sterk afhangen van hun kristalliniteit. De kristalliniteit van de films is niet alleen afhankelijk van de depositie-temperatuur en de PDA parameters, maar ook van de filmdikte. De sterkste lekstroom-reductie, bijna 6 ordegroottes lager dan de SiO₂ referentie-data, wordt bereikt door 4 nm films gegroeid op 420 ^oC en de PDA met een 2 ^oC/min afkoelsnelheid.

Modificatie van het Si hoge-k interface door depositie van een cerium metaal tussenlaag vòòr hoge-k depositie wordt ook besproken in Hoofdstuk 4. Verbetering van de interface eigenschappen door middel van een cerium metaal tussenlaag toonde aan dat de interface oxide-dikte nauwelijks verbeterde. Echter, de oriëntatie van de gelamineerde structuur bleek te verbeteren. Een epitaxiale structuur bovenop het amorfe interface oxide is waargenomen door TEM in het 8 nm laminaat met cerium metalen film gedeponeerd bij kamertemperatuur (RT). Het 4 nm laminaat gegroeid bij 520 ^oC met cerium tussenlaag gedeponeerd bij RT, gaf een EOT van 1.9 nm en een lekstroom-reductie van 6 ordegroottes lager dan de SiO₂ referentie-data.

De fabricage van metaal oxide halfgeleider veld effect transistoren (MOSFET) met CeO₂/HfO₂ nanolaminates wordt behandeld in Hoofdstuk 5. De vorming van een interface tussen de hoge-k film en de aluminium gate-electrode werd waargenomen. Intensieve analyse van dit interface toonde aan dat de compositie amorf Al₂O₃ is. Een belangrijk aspect van de devices met dit interface was dat het interface tussen het Si substraat en de hoge-k film slechts 1 monolaag dikt was. Dit toont aan dat het Si – hoge-k interface gereduceerd kan worden door het gate-metaal. De interface oxide vorming tijdens device fabricage (i.e. plasma etsen van de TaN electrodes) wordt mede behandeld in Hoofdstuk 5.

De details van de technieken gebruikt voor de elektrische karakterisatie van de onderzochte hoge-k films in dit werk zijn gegeven in Appendix 1. In Appendix 2 wordt de synthese van de Au en TaN electrodes voor de MOS devices gepresenteerd.